Der belgische Halbleiterforschungsverbund Imec hat kürzlich seine langfristige Roadmap für die Chipproduktion bis 2038 veröffentlicht. Die Pläne zeigen nicht nur die ambitionierten Ziele für immer kleinere Strukturbreiten, sondern offenbaren auch die zentralen technologischen Herausforderungen, denen sich die Halbleiterindustrie in den kommenden Jahrzehnten stellen muss. Im Fokus stehen dabei vor allem die Skalierung von Transistorarchitekturen und die Einführung innovativer Fertigungsverfahren.
Die Bedeutung von Zellgrößen und neuen Transistortypen
Imec geht davon aus, dass die Chipindustrie die klassische Definition von Moore’s Law neu überdenken muss. Statt ausschließlich die reine Verkleinerung der Strukturbreiten zu priorisieren, rückt zunehmend die Optimierung der Zellgrößen in den Vordergrund. Diese Verschiebung ist notwendig, um weiterhin Leistungssteigerungen bei gleichzeitig sinkendem Energieverbrauch zu erreichen. Die aktuelle Roadmap zeigt, dass Imec 0,3-Nanometer-Chips bis 2038 für realistisch hält – ein Meilenstein, der die Grenzen des technisch Machbaren erneut verschieben würde.
Ein zentraler Baustein dieser Strategie ist die Einführung von CFET-Transistoren (Complementary Field-Effect Transistors), die ab der A7-Generation (2033) zum Einsatz kommen könnten. Im Gegensatz zu herkömmlichen Transistoren, die nebeneinander angeordnet sind, stapeln CFETs n- und p-Typ-Transistoren vertikal übereinander. Diese dreidimensionale Anordnung ermöglicht eine effizientere Skalierung und könnte die Leistung pro Flächeneinheit deutlich steigern. Julien Ryckaert, Vizepräsident für Forschung und Entwicklung bei Imec, betont:
„Mit dem Übergang zur A7-Generation sehen wir zunehmend Schwierigkeiten, die konventionellen Nanosheet-Transistoren weiter zu skalieren. CFETs bieten hier einen vielversprechenden Lösungsansatz, der die Grenzen der zweidimensionalen Skalierung überwindet.“
Zunehmende Komplexität: Warum neue Lithographieverfahren unverzichtbar sind
Die Einführung von CFETs ist jedoch nur ein Teil der Herausforderung. Um die angestrebten Strukturbreiten zu erreichen, müssen Halbleiterhersteller auf fortschrittliche Lithographieverfahren wie Hyper-NA-EUV-Lithographie setzen. Diese Technologie ermöglicht präzisere Belichtungsprozesse und ist essenziell für die Herstellung von Chips mit Strukturbreiten unter 2 Nanometern. Imec erwartet, dass High-NA-EUV-Tools ab der A14-Generation (2028) zum Einsatz kommen, was mit den Plänen von Intel übereinstimmt.
Ein weiterer kritischer Faktor ist die Rückseiten-Stromversorgung (BSPDN). Während viele Anwendungen noch ohne diese Technologie auskommen, könnte sie für CFETs unverzichtbar werden, um die zusätzlichen Leistungsanforderungen zu decken. Ryckaert erklärt:
„Die Rückseiten-Stromversorgung wird für CFETs wahrscheinlich obligatorisch sein, da sie die Effizienz und Leistung der vertikalen Transistorarchitektur weiter steigert.“
Die Zukunft der Chipproduktion: Zwischen Innovation und praktischen Limits
Imecs Roadmap zeigt, dass die Chipindustrie vor einem tiefgreifenden Wandel steht. Während die reine Skalierung von Strukturbreiten an ihre physikalischen Grenzen stößt, bieten neue Transistorarchitekturen wie CFETs und fortschrittliche Lithographieverfahren Wege, um weiterhin Leistungssteigerungen zu erzielen. Allerdings wird dieser Prozess mit zunehmendem technologischem Aufwand verbunden sein, der nicht nur finanzielle Ressourcen, sondern auch eine enge Zusammenarbeit zwischen Forschungseinrichtungen und Industriepartnern erfordert.
Die nächsten Jahre werden zeigen, ob die Branche die ambitionierten Ziele erreichen kann. Fest steht jedoch, dass die Einführung von CFETs und Hyper-NA-EUV-Lithographie die Halbleiterproduktion in den kommenden Jahrzehnten nachhaltig verändern wird – und damit auch die technologische Grundlage für zukünftige Innovationen legt.
KI-Zusammenfassung
Imec’in yeni yol haritasıyla yarı iletken üretiminde 0,3 nanometre düzeyine ulaşılması hedefleniyor. CFET transistörleri ve Hyper-NA EUV litografi gibi yenilikler sektörü nasıl değiştirecek?
